← Back to Patent Explorer
EP0001100A2 Expired / Lapsed EP ⏱️ 0.0 years remaining

Method for forming recessed dielectric isolation regions in silicon by means of charged and accelerated particles

Assignee: International Business Machines Corp
•
Filing: 1978-09-01
•
Granted: —
•
Expires: 1998-09-01
📄 Original PDF 🌐 Google Patents 🔄 Sync Now

Abstract

Abstract Translated from German Bei dem Verfahren zum Herstellen von in Silicium eingelegten Isolationsbereichen werden Gräben (15 bis 20; 28 bis 30) in ein Siliciumsubstrat geätzt, welche alle gleich breit sind und vertikale Wände aufweisen, und anschließend wird thermisch oxidiert, bis die Gräben (15 bis 20) vollständig mit Siliciumoxid (10,27)gefüllt sind und/oder wenigstens das auf einer Seite die Gräben (15 bis 20; 28 bis 30) begrenzende Silicium vollständig in Siliciumoxid (35) überführt ist. Mit dem Verfahren lassen sich beispielsweise mehrere unterschiedlich tiefeingelegte Isolationsbereiche gleichzeitig erzeugen und breite Isolationsbereiche (27, 34, 35) herstellen, welche mindestens teilweise aus thermisch gewachsenem Siliciumoxid (27,35) bestehen. In the process for producing insulation areas inlaid in silicon, trenches (15 to 20; 28 to 30) are etched into a silicon substrate, which are all of the same width and have vertical walls, and then thermally oxidized until the trenches (15 to 20) are completely filled with silicon oxide (10, 27) and / or at least the silicon delimiting the trenches (15 to 20; 28 to 30) on one side is completely converted into silicon oxide (35). The method can be used, for example, to simultaneously produce a plurality of insulation regions with different depths and to produce broad insulation regions (27, 34, 35) which at least partially consist of thermally grown silicon oxide (27, 35). Das Verfahren wird vorzugsweise in integrierten, auch hochintegrierten und dichtgepackten Schaltungen dazu verwendet, um Schaltungselemente voneinander zu isolieren. The method is preferably used in integrated, also highly integrated and densely packed, circuits in order to isolate circuit elements from one another.

Inventors

  • 👤 James Allen Bondur
  • 👤 Hans Bernhard Pogge

Bibliographic Details

Application Number —
Jurisdiction EP
Data Source google_patents
Last Synchronized 2026-10-30 12:52
CPC Classifications
H; H10; H10P; H10P50/00; H10P50/69; H10P50/691; H10P14/00; H10P14/60; H10P14/61; H10P50/20; H10P50/24; H10P50/242; H10W; H10W10/00; H10W10/01; H10W10/011; H10W10/012; H10W10/0121; H10W10/0123; H10W10/10; H10W10/13; Y; Y10; Y10S; Y10S148/00; Y10S148/051; Y10S148/085; Y10S148/106; Y10S148/117; Y10S148/131

Claims Analysis

Total Claims: 0
No claims parsed yet. Click Sync Now above to re-index claims from Google Patents.

References Cited (Backward Citations)

US3966577A Cited
DE2617483A1 Cited
DE2643016A1 Cited

USPTO Annuity & Maintenance Windows

Maintenance schedule is calculated for granted US utility patents.

Assigned Categories & Tags

No categories assigned to this patent yet.

Assign Category Tag